요즘 CPU 시장 흐름을 보면 정말 흥미로운 변곡점에 와 있는 것 같습니다.
인텔이 야심 차게 준비하고 있는 Nova Lake(코드명) 시리즈는 데스크톱과 노트북 시장 모두에서 큰 전환점을 예고하고 있어요.
단순히 '성능이 좋아졌다'는 차원을 넘어, 아키텍처 자체가 한 단계 업그레이드되었다는 느낌을 받습니다.
P-코어와 E-코어의 조합은 이제 기본이고, 게이밍이나 고성능 작업을 할 때 체감되는 성능 향상 폭이 상당할 것으로 기대되거든요.
특히 이 프로세서들이 AMD의 직계 경쟁 제품들을 뛰어넘는 성능을 보여줄 것이라는 기대감이 시장 전반에 깔려있습니다.
하지만 우리가 매니아로서 진짜 궁금해해야 할 부분은 바로 이 '성능'이 얼마나 합리적인 '가격'으로 구현될 수 있느냐 하는 점입니다.
아무리 스펙 시트가 화려해도, 제조 원가 구조를 파고들면 결국 소비자가 체감하는 만족도와 직결되거든요.
Nova Lake의 핵심은 단순히 코어 개수를 늘리는 게 아니라, 고성능 컴퓨팅 캐슐(Compute Cache)을 중심으로 여러 개의 타일(Tile)을 조합하는 멀티-칩렛(Multi-chiplet) 디자인을 채택했다는 점입니다.
이 복잡한 구조 자체가 기술적인 진보를 보여주지만, 동시에 제조 공정의 난이도와 비용 상승이라는 그림자도 드리우고 있죠.
여기서 기술적인 깊이로 들어가서, 다이 사이즈와 제조 공정의 이야기를 좀 해보겠습니다.
Nova Lake의 컴퓨트 타일이 TSMC의 N2 공정으로 구현되었다고 가정했을 때, 그 다이 크기가 110mm²를 넘는다는 유출 정보가 있습니다.
게다가 대용량 레벨 캐시(bLLC)가 추가되면 이 크기는 150mm²를 훌쩍 넘길 것으로 추정되죠.
이 수치들을 옆에 두고, 경쟁사들의 아키텍처와 비교해보면 그 기술적 밀도가 얼마나 높은지 실감이 납니다.
문제는 이 거대한 컴퓨트 타일을 만드는 공정 기술 자체의 비용 구조입니다.
N2 공정은 N3B와 비교했을 때, EUV 멀티패터닝(EUV multipatterning) 같은 고비용의 공정 기술이 필수적으로 사용될 것으로 예상됩니다.
즉, 공정 자체가 워낙 까다롭고 비싸다는 뜻이에요.
게다가 Nova Lake는 컴퓨트 타일 외에도 SoC 타일, GPU 타일, I/O 타일 등 여러 개의 타일을 조합하는 구조라, 각 타일마다 최적의 공정 기술을 적용해야 합니다.
인텔이 자체 공정인 18A와 TSMC의 N2를 혼용한다는 전략 자체가 이 복잡성을 보여주는데, 이는 제조사 입장에서 비용 관리가 매우 까다로운 지점입니다.
하지만 흥미로운 점은, 인텔이 노트북 CPU의 대부분을 자체 공장에서 생산할 것으로 예상된다는 분석입니다.
만약 이 추론이 맞다면, 가장 비싸고 까다로운 bLLC가 포함된 컴퓨트 타일의 높은 제조 비용이 회사의 전체 재무 구조에 미치는 충격은 예상보다 작을 수 있다는 겁니다.
결국, 최고의 성능을 구현하기 위해 높은 비용을 감수하더라도, 그 비용을 분산시키고 효율화하는 것이 이 세대 CPU 설계의 핵심 과제인 셈입니다.
최첨단 아키텍처의 구현은 성능을 극대화하지만, 제조 공정의 복잡성과 다이 크기 증가로 인해 가격 경쟁력 확보가 가장 큰 숙제가 될 것이다.