하지만 몇 가지 주의할 점이 있습니다.
AMD는 이번 주, "Performance Monitor Counters for AMD Family 1Ah Model 50h-57h Processors"(InstLatX64가 발견)라는 제목의 문서를 공개하며, 성능 모니터링 인터페이스를 통해 AMD Zen 6 기반 CPU의 수많은 아키텍처 세부 정보를 드러냈습니다. 여기에는 데이터 센터용 EPYC 'Venice' 프로세서가 포함됩니다. 이 분석을 통해 Zen 6이 단순한 Zen 5의 진화가 아니라, 근본적으로 새로운 사상을 바탕으로 설계되었다는 사실이 밝혀졌습니다.
AMD는 오랫동안 Zen 6 기반 CPU에 대해 포괄적인 수준에서 이야기하며, 최대 256코어와 TSMC의 2nm급 공정 기술을 채택할 것이라고 공개해왔습니다. 이번 주에 소프트웨어 개발자를 위한 PMC(Performance Monitoring Counters) 문서에 따르면, Zen 6 마이크로아키텍처는 Zen 4/Zen 5의 점진적 발전 모델이 아니라, 8개 슬롯 디스패치 엔진과 동시 멀티 스레딩(SMT)을 갖춘, 의도적으로 광폭(wide)의 처리량(throughput) 지향 설계입니다.
이러한 설계 특성상, 두 개의 하드웨어 스레드가 공유된 디스패치 슬롯 풀을 동적으로 경합하게 되므로, 동일 클럭 속도에서도 Zen 6 기반 프로세서의 단일 스레드 성능이 모든 상황에서 Apple의 9-wide(또는 그 이상) CPU와 같지는 않을 수 있습니다. 그러나 특정 환경에서는 이러한 아키텍처가 매우 높은 성능을 발휘할 것으로 기대됩니다. 더욱이, 해당 코어에는 사용되지 않은 디스패치 슬롯, 백엔드 스톨(backend stalls), 스레드 선택 손실을 측정하는 전용 카운터가 마련되어 있어, AMD가 Zen 6에서 중점을 둔 핵심 요소가 넓은 이슈(wide issue)와 SMT 중재(arbitration)임을 입증합니다.
Zen 6은 또한 벡터 및 부동 소수점 실행에 대한 AMD의 지원 범위를 대폭 확장하며, 아키텍처가 밀집 수학(dense-math) 워크로드에 초점을 맞추고 있음을 강조합니다. PMC 문서에 따르면, Zen 6 프로세서는 FMA/MAC 연산 및 혼합 FP-INT 벡터 실행(VNNI, AES, SHA 연산 포함)을 아우르는 풀-와이드 AVX-512 실행을 지원하며, 데이터 형식으로는 FP64, FP32, FP16, BF16을 모두 지원합니다. 나아가, 측정의 정확도를 위해 병합 성능 카운터(merged performance counters)가 필요할 정도로 지속적인 512비트 처리량을 제공합니다. 이는 Zen 6 기반 CPU가 AVX-512 성능의 최고봉이 될 것이라는 직접적인 증거는 아니지만, Zen 6이 사이클당 충분한 벡터 작업을 처리할 수 있어 이전의 측정 방식들을 압도할 수 있음을 명확히 보여줍니다.
종합적으로 볼 때, Zen 6의 성능 지향적 역량은 이 아키텍처가 데이터 센터 사용 사례를 위해 처음부터 설계된 AMD 최초의 마이크로아키텍처임을 시사합니다. 클라이언트 제품군에 어떤 기능이 유지되고 성능을 발휘할지는 미지수입니다. 그러나 현재 관찰된 바에 따르면, Zen 6 기반 CPU는 최고의 연산 성능을 자랑하는 '숫자 계산 괴물(number-crunching monsters)'이 될 것으로 예상됩니다.
최신 뉴스와 분석, 리뷰를 피드에서 받으려면 Tom's Hardware를 구글 뉴스에서 팔로우하거나 즐겨찾는 출처로 추가하세요.