SkyWater에서 제작된 프로토타입은 측정 및 시뮬레이션을 거친 AI 가속과 함께 고밀도의 수직 메모리-로직 통합을 선보였다.
협력 연구팀이 상용 미국 파운드리에서 제조된 최초의 모놀리식 3D 집적 회로(monolithic 3D integrated circuit)를 구현했다고 발표하며, 이는 기존 평면 칩 설계 대비 상당한 성능 향상을 보고했습니다. 이 프로토타입은 스탠퍼드(Stanford), 카네기멜론(Carnegie Mellon), 펜실베이니아 대학교(University of Pennsylvania), MIT의 엔지니어들이 개발하고 SkyWater Technology와의 파트너십을 통해 제작되었습니다.
이 칩은 기존 2차원 레이아웃 방식에서 벗어나 메모리와 로직을 단일하고 연속적인 공정으로 서로 수직 적층했습니다. 기존처럼 완성된 여러 개의 다이(dies)를 패키징하여 조립하는 방식 대신, 연구진은 밑에 깔린 회로에 손상을 주지 않도록 설계된 저온 공정(low-temperature process)을 이용해 동일한 웨이퍼 위에 각 장치 레이어를 순차적으로 구축했습니다. 그 결과, 메모리 셀과 컴퓨팅 유닛 간의 데이터 경로를 단축하는 고밀도의 수직 연결망이 형성되었습니다.
이 프로토타입은 SkyWater의 200mm 생산 라인에서 성숙한 90nm에서 130nm 공정을 사용하여 제작되었습니다. 이 스택 구조는 기존의 실리콘 CMOS 로직, 저항성 RAM(resistive RAM) 레이어, 그리고 탄소 나노튜브 전계 효과 트랜지스터(carbon nanotube field-effect transistors)를 통합하며, 모든 구성 요소가 약 415°C의 열 예산(thermal budget) 하에서 공정되었습니다. 연구팀에 따르면, 초기 하드웨어 테스트 결과는 비슷한 지연 시간(latency)과 풋프린트(footprint)를 가진 2D 구현 방식 대비 처리량(throughput)이 약 4배 향상되었음을 보여주었습니다.
[제목 삽입] 인텔, 대규모 AI 프로세서 테스트 칩으로 최첨단 기술 과시
시뮬레이션 분석 결과, 최대 12배 성능 향상 확인
측정된 하드웨어 결과 외에도, 연구진은 시뮬레이션을 통해 더 높은 스택 구조를 평가했습니다. 추가 메모리 및 컴퓨팅 계층을 가진 설계는 Meta의 LLaMA 아키텍처에서 파생된 모델을 포함한 AI 워크로드에서 최대 12배의 성능 향상을 보였습니다. 또한 연구팀은 트랜지스터 크기를 줄이는 방식 대신 수직 통합을 지속할 경우, 아키텍처가 에너지-지연 곱(energy-delay product, 속도와 효율성의 결합 지표)을 100배에서 1,000배까지 개선할 잠재력을 가진다고 주장했습니다.
학계 연구실에서 실험적인 3D 칩 시연 사례가 존재했지만, 이번 연구팀은 본 작업이 맞춤형 연구 라인(bespoke research line)이 아닌 상용 파운드리 환경에서 구축되었다는 점에서 큰 차별점을 강조했습니다. 이 프로젝트에 참여한 SkyWater 임원들은 이번 성과를 모놀리식 3D 아키텍처가 단순히 대학 연구실의 클린룸에 국한되는 것이 아니라, 실제 상업용 제조 공정 흐름으로 이전될 수 있다는 증거라고 설명했습니다.
SkyWater Technology의 기술 개발 운영 부사장인 공동 저자 마크 넬슨(Mark Nelson)은 "최첨단 학문적 개념을 상용 팹(fab)이 제작할 수 있는 실질적인 제품으로 전환하는 것은 엄청난 도전이다"라고 밝혔습니다.
이 팀은 12월 6일부터 10일까지 개최된 IEEE 국제 전자 소자 회의(IEDM 2025)에서 이 연구 결과를 발표했습니다.