화웨이의 AI 실리콘 로드맵은 자체 HBM 개발과 엔비디아를 넘어서는 중국 컴퓨팅의 미래를 약속한다.
화웨이의 AI 실리콘 로드맵이 더 이상 국가 기밀이 아닙니다. 9월 18일 열린 화웨이 커넥트(Huawei Connect) 컨퍼런스에서 쉬즈쥔(Xu Zhijun) 회장은 회사의 첫 공식 장기 Ascend 칩 전략을 개괄했으며, 향후 3년 동안 네 개의 신제품 출시를 예고했습니다. 구체적으로는 2026년 초에 Ascend 950PR과 950DT가, 이후 2027년과 2028년에 각각 Ascend 960과 970이 순차적으로 출시될 예정입니다.
화웨이에 따르면, 곧 출시될 950PR 칩은 SK 하이닉스나 삼성 같은 경쟁 제품과 겨룰 수 있는 자체 개발 HBM을 탑재하고 내년 1분기(Q1) 출하를 목표로 합니다. HBM 공급, 패키징, 대역폭 효율성과 같은 요소들이 대규모 AI 가속기 성능의 가장 큰 제약 요인이 되었다는 점을 고려할 때, 이는 매우 공격적인 주장입니다.
화웨이는 950PR 모델이 자체 HBM 128GB를 탑재하여 최대 1.6 TB/s의 대역폭을 제공하며, 950DT 모델은 이를 144GB, 4 TB/s로 높일 것이라고 밝혔습니다. 다만, 화웨이는 자체 HBM의 제조 방식, 사용되는 패키징, 그리고 칩 자체를 생산하는 파운드리에 대한 구체적인 정보는 공개하지 않았습니다.
이와 별도로, 엔비디아가 칩 시장 진입에 어려움을 겪으면서 중국 국내 실리콘 공급업체들이 주목받고 있습니다.
(헤드라인 요약: 상하이에 상장한 중국 칩메이커가 단 2년 만에 엔비디아 루빈 플랫폼을 능가하는 목표를 설정했습니다 — 상하이 일루바타(Shanghai Iluvatar)의 코어엑스(CoreX)가 2027년 목표의 다년 GPU 아키텍처 로드맵을 공개하며 기대감을 높였습니다)
미국 제재 규정으로 인해 화웨이는 TSMC의 첨단 노드와 CoWoS 패키징 라인을 사용할 수 없습니다. 엔비디아는 이 두 기술을 활용하여 최상급 Hopper 및 Blackwell GPU 주변에 HBM을 적층합니다. 만약 화웨이가 SMIC 등 국내 파운드리와 협력한다면, 수율과 대역폭이 결정적인 제약 요소로 작용할 수 있습니다.
하지만 이러한 제약에도 불구하고 화웨이는 시스템 규모에 대한 구체적인 비전을 제시하며 공격적인 행보를 이어가고 있습니다. 칩 로드맵과 더불어, 화웨이는 수천 개의 Ascend 칩을 수용할 소위 "슈퍼노드" 시스템을 공개했습니다. Atlas 950 및 960 시스템은 배치 규모 면에서 엔비디아의 GB200 NVL72 구성에 필적하는 차세대 AI 컴퓨팅 클러스터로 포지셔닝되었으며, 단일 시스템에 최대 15,488개의 Ascend 가속기를 탑재할 수 있습니다. 화웨이는 Atlas 950이 올해 4분기에 공개될 예정이라고 밝혔습니다.
그러나 높은 수치나 큰 스케일이 곧 성능으로 직결되는 것은 아닙니다. 엔비디아의 핵심 강점은 단순히 실리콘 자체에 있는 것이 아니라, NVLink와 함께 대규모 모델 워크로드를 처리하며 클러스터를 최적으로 구동하는 소프트웨어 스택에 있습니다. 화웨이가 엔비디아에 도전하기 위해서는 단순히 공표된 칩 로드맵 이상의 것이 필요합니다. 현재 화웨이는 중국 정부가 국내 실리콘 생산을 늘리도록 요구하고 엔비디아 부품을 제한하는 지정학적 환경이라는 배경 위에서, 독자적인 생태계를 구축해야 하는 과제에 놓여 있습니다.