기술 개발 그룹의 전반적인 개편의 일환으로.
로이터 통신에 따르면, 인텔이 금요일 직원들에게 자사 제조 사업부인 인텔 파운드리(Intel Foundry)의 고위 임원 3명이 퇴임한다는 사실을 통보했습니다. 이 세 명의 기업 부사장 퇴사는 인텔 파운드리 내부 구조에 상당한 영향을 미칠 것으로 예상됩니다.
세 명의 고위 임원 중 두 명인 카이자드 미스트리(Kaizad Mistry)와 라이언 러셀(Ryan Russell)은 기술 개발 그룹(Technology Development Group)의 기업 부사장입니다. 나머지 한 명은 게리 패튼(Gary Patton)으로, 이들은 기술 개발 그룹 내 디자인 기술 플랫폼 조직(Design Technology Platform organization)의 CVP 겸 GM을 역임했습니다. 패튼은 IBM과 글로벌파운드리(GlobalFoundries) 등지에서 근무한, 반도체 업계에서 잘 알려지고 존경받는 베테랑 전문가입니다.
카이자드 미스트리와 라이언 러셀은 인텔의 공정 기술 개발을 주도했던 기술 리더십의 일원이었으며, 기술 개발 그룹의 다양한 측면—진행 중인 노력 감독과 전략 목표 설정 등을 포함—에서 핵심적인 역할을 담당해 왔습니다.
패튼은 2024년 후반부터 인텔 파운드리 전체의 디자인 활성화 엔지니어링(design enablement engineering) 노력을 총괄하는 임원으로 승진했습니다. 신설된 디자인 기술 플랫폼 조직의 CVP 겸 GM으로서, 그는 인텔 파운드리 고객들이 필요로 하는 포괄적인 디자인 플랫폼 솔루션 제공을 책임졌습니다. 구체적으로는 공정 설계 킷(PDKs) 개발, EDA 툴(전자 설계 자동화 툴) 지원 검증, IP 라이브러리 구축, 디자인 규칙 확립 등의 업무를 담당했습니다. 즉, 그의 핵심 임무는 고객이 인텔의 PDK와 EDA 툴(이는 제3자 공급) 및 IP를 사용하여 개발한 디자인이 인텔의 공정 기술과 완벽하게 호환되고, 성능 및 전력 목표를 충족하며, 높은 수율로 안정적인 제조가 가능하도록 보장하는 것이었습니다. 패튼은 글로벌파운드리에서 5년, IBM 마이크로일렉트로닉스에서 20년간 근무한 경력을 거쳐 인텔에 합류했습니다.
이번 리더십 퇴사는 올해 초 시작된 인텔 기술 개발 그룹의 내부 구조 개편과 함께 이루어졌습니다. 2020년부터 공정 기술 개발을 총괄해 온 인텔의 전무이사(EVP) 앤 켈러(Ann Kelleher) 박사는 회사에서 30년 이상 근무한 후 2025년 후반에 은퇴할 예정입니다. 그녀는 과도기 동안 전략 고문으로 잔류하지만, 그 역할은 분산될 것입니다. 나가 찬드라세카란(Naga Chandrasekaran)은 인텔 파운드리의 기술 및 운영 책임자(Head of Technology and Operations)로서 프론트엔드 공정 개발 및 제조를 이끌게 되며, 나비드 샤리아리(Navid Shahriari)는 조립, 테스트, 첨단 패키징을 아우르는 백엔드 운영을 감독할 예정입니다.
전직 마이크론 임원인 나가 찬드라세카란은 2024년 중반부터 인텔의 제조 및 공급망 조직을 이끌어 왔습니다. 그의 승진은 수율 향상, 램프 시간 단축, 공정 일관성 확보를 위해 공정 R&D와 대량 생산 부문을 하나의 리더십 아래 통합하는 의미가 있습니다.
역시 EVP인 나비드 샤리아리는 인텔의 첨단 패키징 전략을 전담하며, 칩렛 통합 및 테스트 기술 발전을 주도할 것입니다.
켈러 박사는 최고경영자(CEO) 팻 젤싱어(Pat Gelsinger)의 주도 아래 야심찬 "4년 안에 5개 노드(5N4Y)" 로드맵을 구현하기 위해 인텔 기술 개발 그룹을 재건한 핵심 인물로, 다가오는 몇 년간 인텔의 제조 리더십을 견인할 18A, 14A, 그리고 14A 이후의 공정 기술의 기반을 다진 인물입니다. 그녀는 파운드리 기술, 미국 및 유럽 시장의 현황 등 핵심 기술 분야 자문 역할을 계속 수행할 예정입니다.
(참고: 원문 끝부분의 홍보성 문구는 원문 흐름에 맞추어 처리하지 않았습니다.)