최선을 다하거나, 아니면 물러설 것이다.
AMD의 차세대 Zen 6 기반 서버 제품 사양이 Baidu를 통해 HXL의 X. Venice에서 유출되었습니다. AMD 현행 Turin 서버 제품의 후속작인 Venice는 Zen 6c 설계를 기반으로 최대 256코어를 탑재할 것으로 알려졌으며, 추가적인 3D 캐시 칩렛(chiplet) 없이도 총 1GB의 L3 캐시가 구현될 것으로 예상됩니다. 다만, 이 제품들이 출시에까지 1년 이상 걸릴 가능성이 높으므로, 이러한 세부 정보는 확정적인 것으로 간주해서는 안 됩니다.
현재 세대인 Zen 5 기반 서버 EPYC 9005 CPU(코드명 Turin)는 SP5 소켓에 장착됩니다. 이는 Zen 4 코어를 사용했던 EPYC 9004 (Genoa)와 유사하며, Arm의 big.LITTLE 구조를 채택한 설계를 따랐습니다. AMD는 또한 코어 밀도가 높아진 Zen 4c/5c 코어를 탑재한 제품도 출시했으며, Turin Dense의 경우 최대 192코어/384스레드를 지원합니다. 아울러, AMD는 비용 효율성을 갖춘 SP6 소켓도 제공합니다. 이 소켓은 현재 최대 64개의 Zen 4c 코어를 지원하는 EPYC 8004 (Siena) 제품을 지원하며, 향후 루머로 거론되는 Zen 5 기반 EPYC 8005 (Sorano) 제품군과도 호환될 것으로 예상됩니다.
AMD는 차세대 서버 제품군을 위해 SP5와 SP6을 각각 계승하는 새로운 SP7 및 SP8 소켓을 도입할 것으로 추정됩니다. 더 큰 SP7 플랫폼은 최대 256개의 Zen 6c 코어를 특징으로 하는 EPYC 9006 (Venice) CPU를 수용할 것으로 예상되며, 이 코어들은 8개의 CCD(Core Compute Die)에 분산됩니다. 이는 32코어 Zen 6c CCD가 128MB의 L3 캐시를 갖추고, 이를 통해 총 1GB (128MB x 8)의 L3 캐시를 가진 256코어 칩을 구성하게 됩니다.
사양 요약:
- SP8: CCD당 128MB, 최대 128개 Zen 6C 코어 (Zen 6 모델 기준 96코어), 350~400W
- SP7: 최대 256개 Zen 6C 코어, 약 600W
(참고: https://t.co/CQodEenhBk, 2025년 5월 10일)
SP7용 표준 Zen 6 기반 Venice CPU의 최대 코어 수는 아직 공개되지 않았으나, 유출된 정보는 CCD 설계의 대폭적인 업데이트를 시사합니다. 각 Zen 6 CCD는 12개의 코어와 48MB의 L3 캐시를 탑재하는 것으로 알려졌는데, 이는 Zen 2 이후의 8코어 및 32MB 대비 상당한 증가 폭입니다.
반면, 저가형 SP8 플랫폼은 128개의 코어와 총 512MB의 L3 캐시를 위해 32코어 Zen 6c CCD 네 개를 지원할 것으로 예상됩니다. 이는 Siena를, 심지어 Sorano보다도 상당한 성능 개선입니다. SP8의 표준 Zen 6 옵션은 96코어 (12코어 칩릿 8개)와 384MB의 L3 캐시를 제공할 것으로 예측됩니다. 이러한 코어 밀도의 획기적인 개선은 TSMC의 2nm (N2) 공정 노드 채택에 따른 직접적인 결과로 보입니다. 구체적인 사양은 미공개 상태이나, 더 많은 메모리 채널과 증가된 PCIe 레인 수를 포함하여 I/O 기능 전반에서도 유사한 개선이 기대됩니다.
더 많은 코어와 대용량 캐시를 지향하는 배경에는, 인텔의 가장 정교하고 진보된 설계로 기대를 모으는 Xeon 프로세서인 다이아몬드 래피즈(Diamond Rapids)와 클리어워터 포레스트(Clearwater Forest)의 출시가 예정되어 있다는 점이 분명합니다. 이와 유사하게, AMD 역시 Zen 6을 통해 TSMC의 첨단 패키징 옵션을 활용하여 CCD와 I/O를 통합할 것으로 예상됩니다.
(마무리 안내): 이 정보는 산업 분석 및 추정에 기반하며, '팔로우' 버튼을 통해 지속적으로 최신 기술 트렌드를 받아보세요.