441mm² 설계에 16 코어, 40 CU, 128GB 메모리 탑재
AMD의 Strix Halo에 대한 기밀 유지가 해제되면서, 이 칩 설계에 투입된 인상적인 공학 기술을 보여주는 새로운 다이 샷들이 쏟아지고 있습니다. Kurnal, Asus의 Tony Yu(Bilibili), 그리고 X(구 트위터)의 Decap 덕분에, 우리는 공식 명칭인 Ryzen AI Max로 알려진 Strix Halo의 내부 구조를 처음으로 살펴볼 수 있게 되었습니다.
우선 분명히 말씀드리자면, Strix Halo는 평범한 APU가 아닙니다. 이 칩은 최신 Zen 5 아키텍처를 기반으로 16개 코어와 32개의 스레드를 탑재했으며, 여기에 초대형 40 CU(Compute Unit) iGPU(통합 그래픽)가 추가되었습니다. 패키지 자체는 두 개의 Zen 5 CCD로 구성되어 있으며, 이는 Granite Ridge(Ryzen 9000 CPU)에서 사용된 CCD와는 약간의 차이점을 보입니다. 또한, 칩 주변에는 최대 8개의 메모리 IC가 배치되어 128GB의 유니파이드 메모리를 지원합니다.
Tony Yu가 제공한 고해상도 이미지 분석 결과, AMD가 CCD와 I/O 다이 간의 D2D(Die to Die) 인터페이스를 약 2mm 가량 줄인 것이 확인되었습니다. CCD는 67.07mm 2 지점에서 약간 조정되었음에도 불구하고, 다이 샷에 나타난 TSV(Through-Silicon Via) 연결 부위를 통해 여전히 3D V-Cache를 지원함을 입증하고 있습니다. 나머지 구조는 일반적인 데스크톱 Zen 5 프로세서와 유사합니다. 각 8개 코어는 8MB의 전용 L2 캐시를 가지며, 그 사이에 32MB의 공유 L3 풀이 자리하고 있습니다.
두 CCD 아래에는 칩의 uncore 기능을 담당하는 대형 I/O 다이가 위치합니다. 이 I/O 다이의 대부분(307.58mm 2)은 RDNA 3.5를 이용해 개발된 40 Compute Unit 통합 GPU(20 WGPs)가 차지하고 있습니다. 코어 수를 늘리는 것은 결국 데이터 공급이 원활할 때만 그 이점을 발휘합니다. 우리는 Strix Point(16 CUs)가 메모리 병목 현상으로 인해 성능이 저하되는 사례를 직접 목격했습니다. 이에 AMD는 이 문제를 해결하기 위해 두 가지 방안을 마련했습니다. 첫째는 칩 측면을 따라 256비트 인터페이스(32비트 컨트롤러 8개)를 통해 고속 LPDDR5X 메모리를 제공하는 것이고, 둘째는 32MB의 MALL(Memory Access at Last Level) 또는 LLC(Last Level Cache)를 iGPU 양쪽에 균등하게 분할 배치한 것입니다.
iGPU의 왼쪽에는 XDNA 2 NPU(신경망 처리 장치)가 자리하여 50 TOPS의 AI 성능을 제공하며, 이는 RTX 4090을 능가하는 수준으로 알려져 있습니다. 일부 영역은 미표기되었으나, I/O 다이의 하단부에는 PCIe 4.0 x16 인터페이스 하나와 함께 USB 4(40 Gbps), USB 3.2 Gen 2, 그리고 USB 2.0 컨트롤러가 있습니다. 이후 디스플레이 엔진과 H.264, H.265, AV1 코덱을 지원하는 두 개의 미디어 엔진이 연결되어 있습니다. 제공된 통계에 따르면, 전체 칩의 크기는 약 441.72mm 2 또는 주장되는 475mm 2에 달하며, 여기에는 구조적 실리콘이 포함된 것으로 보입니다.
Strix Halo를 탑재한 첫 노트북들은 이달 후반에 시장에 출시될 예정이며, Asus의 ROG Flow Z13 모델이 2월 25일에 출시될 것으로 예상됩니다. 비록 초기에는 OEM들이 이 칩 도입을 망설이는 모습을 보였지만, 시장 초기 수용 속도가 느리더라도 장기적으로 채택률이 개선될 가능성이 높습니다.